QQ登录

只需一步,快速开始

国开《数字电子电路》形考任务1-3及实验答案

[复制链接]
发表于 2020-7-2 13:35:45 | 显示全部楼层 |阅读模式

数字电子电路形考任务1.docx售价: 1 学习币

附件大小: 46.32 KB, 下载次数: 90

下载 购买 记录

部分科目为随机出题,顺序是乱的 请用CTRL+F搜索查找你所需要的试题

数字电子电路形考任务2.docx售价: 1 学习币

附件大小: 150.02 KB, 下载次数: 73

下载 购买 记录

部分科目为随机出题,顺序是乱的 请用CTRL+F搜索查找你所需要的试题

数字电子电路形考任务3.docx售价: 1 学习币

附件大小: 59.32 KB, 下载次数: 60

下载 购买 记录

部分科目为随机出题,顺序是乱的 请用CTRL+F搜索查找你所需要的试题

数字电子电路形考任务4.docx售价: 1 学习币

附件大小: 19.71 KB, 下载次数: 38

下载 购买 记录

部分科目为随机出题,顺序是乱的 请用CTRL+F搜索查找你所需要的试题

实验一逻辑门电路功能测试.docx售价: 3 学习币

附件大小: 51.78 KB, 下载次数: 174

下载 购买 记录

部分科目为随机出题,顺序是乱的 请用CTRL+F搜索查找你所需要的试题

实验二组合逻辑电路设计.doc售价: 3 学习币

附件大小: 219.5 KB, 下载次数: 66

下载 购买 记录

部分科目为随机出题,顺序是乱的 请用CTRL+F搜索查找你所需要的试题

实验四555定时器的应用.docx售价: 3 学习币

附件大小: 77.25 KB, 下载次数: 129

下载 购买 记录

部分科目为随机出题,顺序是乱的 请用CTRL+F搜索查找你所需要的试题



数字电子电路 形考任务一
一、单选题(每小题4分,共48分)
题目1
十进制数(127.0625)10换算成二进制数,正确结果是(   )。
题目2
将二进制数(101011.101101)2转换成十进制数,正确结果是(   )。
题目3
将二进制数(100110.100111)2转换成十六进制数,正确结果是(   )。
题目4
经证明,等式(    )正确。
题目5
在下列真值表中,A、B为输入逻辑值,(    )列的输出结果有误。
题目6
题图所示电路能够实现(     )逻辑关系。
题目7
对于TTL电路,0.7V的输入电压为(    )输入。
题目8
在门电路的电气特性中,将输出电压急剧上升或下降所对应的(   )称为阈值电压。
题目9
对于TTL电路,当本级门电路输出高电平时,输出端电流(    )。
题目10
OC门“线与”连接并正常工作的前提是(    )。
题目11
CMOS电路多余输入端(    )。
题目12
题图所示逻辑电路逻辑关系是(    )。
二、判断题(每小题4分,共32分)
题目13
将十进制小数转换成其他进制数时,应把小数部分乘以新进制的基数(如二进制的基数为2),把得到的整数部分作为新进制小数部分的最低位。(    )
题目14
逻辑函数可以用真值表、逻辑表达式和逻辑电路图来表示,也可以用卡诺图表示,但卡诺图与其他形式不能相互转换。(    )
题目15
波形图用于反映逻辑变量之间随时间变化的规律,能够方便直观地表现输入变量的逻辑关系。(    )
题目16
门电路的带负载能力用扇出系数表示,它通常由门电路输出低电平时的带负载能力决定。(   )
题目17
三态门是能够实现“线与”的逻辑门,当它处于高阻态时,输出端与电路连接断开。(    )
题目18
CMOS门电路在输入端和输出端的反相器,起到缓冲隔离和规范逻辑电平的作用。(    )
题目19
CMOS反相器的噪声容限大于TTL门电路的噪声容限,所以抗干扰能力也比TTL电路强。(    )
题目20
CMOS电路多余输入端不能悬空,TTL门电路的多余输入端可以悬空,悬空端相当于逻辑高电平。(   )

三、综合题(包含5道单选题,每小题4分,共20分)
设计一个三人表决器,A、B、C三人中多数同意决议才能通过,其中A有一票否决权。
题目21
(1)根据题意列出真值表,正确结果为(    )
题目22
(2)按最小项列出正确的逻辑表达式为(    );
题目23
(3)正确是最简逻辑表达式为(    )。
某同学设计了一个数字电路系统,在电路实现时需要根据实际需要确定采用哪种电路方案。
题目24
(1)该电路为一个门电路连接较多门电路作为负载的结构形式,该电路应该优先选用(    );
题目25
(2)该电路以静态工作状态为主,若考虑功耗因素应选用(    )。

数字电子电路  形考任务二
一、单选题(每小题4分,共48分)
题目1
由组合逻辑电路的功能特点可知,任意时刻电路的输出(    )。
题目2
下列消除竞争冒险的方法中,(    )是错的。
题目3
普通二进制编码器的输入变量中,任何时刻(    )。
题目4
三位同学按“少数服从多数”原则设计表决器逻辑电路,下列电路中(    )是错误的。
题目5
下列三个逻辑电路框图中,(    )是译码器。
题目6
16选1数据选择器应该有(    )个数据输入端。
题目7
由时序逻辑电路的功能特点可知,任意时刻触发器电路的输出状态(   )。
题目8
主从触发器在每个CP脉冲周期,(    )。
题目9
由RS触发器的真值表可知,它的状态方程和约束条件是(    )。
题目10
为了把串行输入的数据转换成并行输出的数据,可以使用(    )。
题目11
与同步时序电路相比,异步时序电路的主要缺点是(   )。
题目12
N个触发器可以构成最大计数长度为(    )的计数器。

二、判断题(每小题4分,共32分)
题目13
组合逻辑电路符合逻辑关系的最简电路形式不会发生竞争冒险现象。(   )
题目14
多位数值比较器在比较两个多位数的大小时,遵循先低位比较后高位的比较原则,只有在低位相等时,才需要比较高位。
题目15
CMOS结构的组合逻辑越来越多被采用,是因为CMOS电路耗电量低。(    )
题目16
若系统中既有数字电路也有模拟电路,印刷电路板应分别设置接地线再合并接地(   )
题目17
触发器虽然也是由门电路构成,但它与组合逻辑电路不同,具有逻辑状态的记忆功能。(    )
题目18
将主从JK触发器的J和K端都接低电平,则在时钟脉冲CP的作用下特性方程应为。(    )
题目19
当D触发器的现态时,为使每个CP脉冲该触发器翻转一次,D端应接至。(    )
题目20
由M进制集成计数器构成N进制计数器,当M<N时一般采用清零法或置位法,当M>N时则适合采用级联法。(    )

三、综合题(包含5道单选题,每小题4分,共20分)
已知图2-3所示组合逻辑电路的输入信号ABCD为1位十进制8421BCD码,分析电路并在下列选项中选择正确答案填入空内。
题目21
(1)该电路最简与或形式的逻辑表达式是(    )。
题目22
(2)经分析,该电路具有(    )功能。
题目23
分析图2-4所示电路的逻辑功能。在下列选项中选择正确答案填入空内。
(1)该电路使用的触发器是(    )。
题目24
(2)分析可知,该电路为(    )。
题目25
(3)在CP脉冲的作用下,该电路时序图为(    )。


数字电子电路  形考任务三

一、选择题(每小题4分,共52分)
题目1
单稳态触发器与多谐振荡器在状态的区别是(    )。
题目2
石英晶体多谐振荡器的突出优点是(     )。
题目3
为了将正弦信号转换成脉冲信号,信号频率不变,可以采用(     )。
题目4
555定时器的阈值为(    )。
题目5
在A/D转换器和D/A转换器中,衡量转换精度通常用(    )。
题目6
下列三种A/D转换器中,(   )的转换速度最快。
题目7
某自动控制系统中,微机与执行部件之间的接口电路应采用(   )。
题目8
RAM是由存储矩阵、地址 (    )和读/写控制电路三部分组成的。
题目9
只能读出不能改写,信息可永久保存的半导体存储器是(    )。
题目10
利用双稳态触发器存储信息的RAM称为(    )。
题目11
某ROM电路有8根地址线,4根数据线,该ROM电路的容量为(   B )。
题目12
下列PLD芯片中,与阵列、或阵列均为可编程的是(    )器件。
题目13
图2-6所示阵列逻辑电路的逻辑函数表达式是(    )。
二、判断题(每小题4分,共48分)
题目14
单稳态触发器的输出脉冲宽度仅取决于电路本身的充放电时间参数,而与输入触发脉冲无关。(     )
题目15
多谐振荡器不需要外加输入信号,只要接通电源就能通过自激产生振荡波形,所以它也是一种正弦波振荡器。(    )
题目16
555定时器是一种用途极广泛的集成电路,包括双极型和CMOS型产品的所有型号最后三位数码都是555,外部引脚的排列完全相同。(    )
题目17
D/A转换器的转换精度与电阻网络的元件参数误差有关,与基准电压的稳定性无关。(   )
题目18
若逐次逼近型A/D转换器的输出为n位数字量,进行一次A/D转换至少需要经过n+2个CP周期才能完成。(    )
题目19
A/D转换器的相对误差≤±LSB/2,表明实际输出的数字量与理论值的误差小于最低位的半个字。(   )
题目20
RAM是由存储矩阵和地址译码器两部分组成的。(    )
题目21
SRAM是利用MOS管栅极电容存储电荷效应的半导体存储器。(    )
题目22
用4片256×4位RAM芯片,可扩展成512×8位的RAM存储系统。(    )
题目23
PAL器件中,与阵列和或阵列是电路的核心,不同的芯片输出结构差异很大。(    )
题目24
产品研制过程中需要不断修改的中、小规模逻辑电路,不适合选用GAL芯片。(    )
题目25
FPGA由可编程逻辑快、可编程I/O模块和可编程内连线三部分组成。(   )


数字电子电路 形考任务四
题目1
TTL反向器的阈值电压VTH为
题目2
若CMOS反向器的VDD=10V,其阈值电压VTH为
题目3
三态输出门在普通门电路输出状态的基础上增加的状态为
题目4
16选1数据选择器的地址端有()位
题目5
由与非门构成的基本RS触发器,要使Qn+1=Qn,则输入信号应为
题目6
要使T触发器Qn+1=Qn,则()
题目7
一个4位二进制计数器的最大模数是
题目8
触发器有两个稳态,存储8位二进制信息要()个触发器
题目9
用异步I/O输出结构的PAL设计逻辑电路,它们相当于
题目10
要构成容量为4K*8的RAM,需要()片容量为256*4的RAM
题目11
74LS160十进制计数器含有的触发器个数是
题目12
n级触发器构成的环形计数器,其有效循环的状态数为
题目13
相同计数模的异步计数器和同步计数器相比,一般情况下()
题目14
TTL与非门的多余脚悬空等效于Vcc
题目15
单稳态触发器可以产生脉冲定时
题目16
三态门除了输出高低电平之外,还有第三种输出状态,即高阻态
题目17
用或非门可以实现3种基本的逻辑运算
题目18
三极管饱和越深,关断时间越短
题目19
在数字电路中,逻辑功能相同的TTL门和CMOS门芯片可以相互替换使用
题目20
时钟触发器仅当有时钟脉冲作用时,输入信号才能对触发器的状态产生影响
题目21
采用奇偶校验电路可以发现代码传送过程中的所有错误
题目22
对于边沿JK触发器,在CP为高电平期间,当J=K=1时,状态会翻转依次
题目23
计数器的模是指构成计数器的触发器个数
题目24
单稳态触发器的暂稳态时间与输入触发器脉冲宽度成正比
题目25
时序图、状态转换图和状态转换表都可以用来描述一个时序逻辑电路的逻辑功能,它们可以相互转换。

实验报告(实验1、2中任选其一作答)(20分)
实验1 逻辑门电路功能测试
温馨提示:进行试验操作之前,您可能需要先了解一下电路仿真软件Multisim
实验2 组合逻辑电路设计
温馨提示:进行试验操作之前,您可能需要先了解一下电路仿真软件Multisim
实验报告(实验3、4中任选其一作答)(20分)
实验3 集成计数器设计
温馨提示:进行试验操作之前,您可能需要先了解一下电路仿真软件Multisim
实验4 555定时器的应用
温馨提示:进行试验操作之前,您可能需要先了解一下电路仿真软件Multisim



回复

使用道具 举报

Powered by Discuz! X3.5|© 2001-2025 Discuz! Team.

QQ|手机版|无忧电大365题库 ( 冀ICP备19025431号-1|冀公网安备13030202002478号 )|网站地图 | GMT+8, 2025-4-7 02:11 , Processed in 0.287323 second(s), 23 queries .

快速回复 返回顶部 返回列表